遥感与地理信息系统学报

抽象的

使用逻辑努力理论最小化 C2MOS D 触发器的延迟

斯瓦尼玛·特里维迪

Future Electronics 拥有全套二进制计数器或分频器，如射频分频器、数字分频器、模拟分频器，可用于进一步提高电子对抗设备、通信系统和实验室仪器的性能。D 触发器的排列是设计分频器的经典方法。由于缩放和工艺缺陷，数字电路中存在巨大差异。因此，本文从传播延迟的角度讨论了 D 触发器电路。任务是使用逻辑努力理论最小化 D 触发器块的传播延迟，该理论进一步用于设计二进制计数器。